就正在昨天，博通揭晓推出行业首个 3.5D F2F 封装技艺——3.5D XDSiP 平台，该平台将为用于富士通自研的2nm MONAKA 打点器。

　　富士通是日本老牌的科技IT公司，半导体也是集团营业的此中一项。固然日本芯片这些年基础上远离了主流墟市，但正在超等估计贪图机这种专业范畴，富士通不停正在发力。

　　旗下A64FX打点器曾帮力日本超等估计贪图机富岳（Fugaku）登上环球超算第一的宝座。而跟着英伟达和AMD的打点器纷纷到位，富士通也必要用一款新芯片代替A64FX。

　　依照企图，MONAKA 将采用3D Chiplet的打算计划，此中打点器重心die基于2nm工艺打造，据富士通走漏，2nm的重心die区域仅仅占了统统芯局部积的不到30%，从而带来极高的能效体现，只需用到风冷。同时3D多核架构使其可能塞入双插槽144个重心，完成极低的延迟和更高的带宽。

　　守旧的微缩法子已不再足够支柱2nm，纵使强如台积电也拣选放缓2nm量产的时代点。这时刻，2nm与优秀封装双线并进就成了饱吹芯片本能的“折中计划”。

　　先来说说博通推出的3.5D封装，据《IT之家》报道，3.5D XDSiP 平台可正在简单封装中集成赶过 6000mm2的硅芯片和多达12个 HBM 内存仓库，可知足大型 AI 芯片对高本能低功耗的需求。

　　简直来看，博通的 3.5D XDSiP 正在 2.5D 封装以表还完成了上下两层芯片顶部金属层的直接衔接，同时拥有最幼的电气搅扰和特出的板滞强度。

　　而这一“面临面”的衔接方法比拟守旧“面临背”式芯片笔直堆叠具有 7 倍的信号密度，最大限定削减了 3D 芯片仓库中各组件间的延迟，相较平面芯片间 PHY 接口功耗大幅低落九成，完成了更幼的中介层和封装尺寸，从而正在节约本钱的同时还改观了大面积封装的翘曲题目。

　　实在简易点来说，3.5D封装技艺即是将3D与2.5D两种封装技艺再次连系起来，通过将逻辑芯片堆叠，并将它们分辨粘合到其他组件共享的基板上，造造了一种新的架构，可能缩短信号传输的隔绝，大幅晋升打点速率。

　　当然，拣选3.5D封装技艺的宗旨仍旧通过笔直堆叠芯片元件使每个元件搭配适当的创筑工艺，同时缩幼中介层和封装尺寸，从而明显降低本能、效果和本钱。这绝顶适宜MONAKA打点器重心die区域幼的特质。

　　值得一提的是，博通不停都是台积电的永久客户，基础上由博通打算的芯片最终都市送去台积电流片。这几年台积电与博通的合作无懈，也吸引了很多AI 客户，正在博通与台积电这层合营干系下，拿到芯片的本钱和时代都市更幼，这也让博通的 3.5D XDSiP 平台打一波告白。

　　据博通先容，其大大都“消费级 AI 客户”已采用3.5D XDSiP 平台技艺，正正在开拓的 3.5D 产物已达 6 款，将于 2026 年 2 月入手下手分娩出货。

　　而从官网展现的六个 3.5D XDSiP 案例来看，目前依然有四款产物基础上依然确认面世，此中就征求MONAKA 打点器，这也绝顶适宜台积电2nm工艺量产的时代节点。